データシートサーチシステム
  Japanese  ▼
ALLDATASHEET.JP

X  

CY7C1156V18-300BZXI データシート (PDF) - Cypress Semiconductor

CY7C1156V18-300BZXI Datasheet PDF - Cypress Semiconductor
部品番号 CY7C1156V18-300BZXI
ダウンロード  CY7C1156V18-300BZXI ダウンロード

ファイルサイズ   1162.29 Kbytes
ページ   28 Pages
メーカー  CYPRESS [Cypress Semiconductor]
ホームページ  http://www.cypress.com
Logo CYPRESS - Cypress Semiconductor
部品情報 18-Mbit QDR??II SRAM 4-Word Burst Architecture (2.0 Cycle Read Latency)

CY7C1156V18-300BZXI Datasheet (PDF)

Go To PDF Page ダウンロード データシート
CY7C1156V18-300BZXI Datasheet PDF - Cypress Semiconductor

部品番号 CY7C1156V18-300BZXI
ダウンロード  CY7C1156V18-300BZXI Click to download

ファイルサイズ   1162.29 Kbytes
ページ   28 Pages
メーカー  CYPRESS [Cypress Semiconductor]
ホームページ  http://www.cypress.com
Logo CYPRESS - Cypress Semiconductor
部品情報 18-Mbit QDR??II SRAM 4-Word Burst Architecture (2.0 Cycle Read Latency)

CY7C1156V18-300BZXI データシート (HTML) - Cypress Semiconductor

Back Button CY7C1156V18-300BZXI Datasheet HTML 1Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 2Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 3Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 4Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 5Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 6Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 7Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 8Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 9Page - Cypress Semiconductor CY7C1156V18-300BZXI Datasheet HTML 10Page - Cypress Semiconductor Next Button 

CY7C1156V18-300BZXI 製品詳細

Functional Description

The CY7C1141V18, CY7C1156V18, CY7C1143V18, and CY7C1145V18 are 1.8V Synchronous Pipelined SRAMs, equipped with QDR™-II+ architecture. QDR-II+ architecture consists of two separate ports to access the memory array. The read port has dedicated data outputs to support read operations and the write port has dedicated data inputs to support write operations. QDR-II+ architecture has separate data inputs and data outputs to completely eliminate the need to “turn-around” the data bus required with common IO devices. Access to each port is accomplished through a common address bus.



Features

■ Separate Independent read and write data ports

   ❐ Supports concurrent transactions

■ 300 MHz to 375 MHz clock for high bandwidth

■ 4-Word Burst for reducing address bus frequency

■ Double Data Rate (DDR) interfaces on both read and write ports (data transferred at 750 MHz) at 375 MHz

■ Read latency of 2.0 clock cycles

■ Two input clocks (K and K) for precise DDR timing

   ❐ SRAM uses rising edges only

■ Echo clocks (CQ and CQ) simplify data capture in high speed systems

■ Single multiplexed address input bus latches address inputs for both read and write ports

■ Separate Port Selects for depth expansion

■ Data valid pin (QVLD) to indicate valid data on the output

■ Synchronous internally self-timed writes

■ Available in x8, x9, x18, and x36 configurations

■ Full data coherency providing most current data

■ Core VDD = 1.8V ± 0.1V; IO VDDQ = 1.4V to VDD[1]

■ Available in 165-Ball FBGA package (13 x 15 x 1.4 mm)

■ Offered in both Pb-free and non Pb-free packages

■ Variable drive HSTL output buffers

■ JTAG 1149.1 compatible test access port

■ Delay Lock Loop (DLL) for accurate data placement



 




同様の部品番号 - CY7C1156V18-300BZXI

メーカー部品番号データシート部品情報
logo
Cypress Semiconductor
CY7C11501KV18 CYPRESS-CY7C11501KV18 Datasheet
854Kb / 29P
   18-Mbit DDR II SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C11501KV18-400BZXC CYPRESS-CY7C11501KV18-400BZXC Datasheet
854Kb / 29P
   18-Mbit DDR II SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C11501KV18-400BZXI CYPRESS-CY7C11501KV18-400BZXI Datasheet
854Kb / 29P
   18-Mbit DDR II SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C1150KV18 CYPRESS-CY7C1150KV18 Datasheet
885Kb / 29P
   18-Mbit DDR II SRAM Two-Word Burst Architecture (2.5 Cycle Read Latency)
CY7C1150KV18-400BZC CYPRESS-CY7C1150KV18-400BZC Datasheet
885Kb / 29P
   18-Mbit DDR II SRAM Two-Word Burst Architecture (2.5 Cycle Read Latency)
More results


同様の説明 - CY7C1156V18-300BZXI

メーカー部品番号データシート部品情報
logo
Cypress Semiconductor
CY7C1541V18 CYPRESS-CY7C1541V18 Datasheet
1Mb / 28P
   72-Mbit QDR??II SRAM 4-Word Burst Architecture (2.0 Cycle Read Latency)
logo
Renesas Technology Corp
RMQSGA3636DGBA RENESAS-RMQSGA3636DGBA_15 Datasheet
853Kb / 30P
   36-Mbit QDR??II SRAM 4-word Burst Architecture (2.0 Cycle Read latency)
logo
Cypress Semiconductor
CY7C1241V18 CYPRESS-CY7C1241V18 Datasheet
1Mb / 28P
   36-Mbit QDR??II SRAM 4-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C1541V18 CYPRESS-CY7C1541V18_08 Datasheet
665Kb / 28P
   72-Mbit QDR??II SRAM 4-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C1161V18 CYPRESS-CY7C1161V18 Datasheet
1Mb / 29P
   18-Mbit QDR??II SRAM 4-Word Burst Architecture (2.5 Cycle Read Latency)
logo
Renesas Technology Corp
RMQSGA3636DGBA RENESAS-RMQSGA3636DGBA Datasheet
359Kb / 30P
   36-Mbit QDR™ II SRAM 4-word Burst Architecture (2.0 Cycle Read latency)
May 25, 2015
logo
Cypress Semiconductor
CY7C1561V18 CYPRESS-CY7C1561V18_08 Datasheet
676Kb / 28P
   72-Mbit QDR??II SRAM 4-Word Burst Architecture (2.5 Cycle Read Latency)
logo
Renesas Technology Corp
RMQSAA3636DGBA RENESAS-RMQSAA3636DGBA_15 Datasheet
832Kb / 30P
   36-Mbit QDR??II SRAM 4-word Burst Architecture (2.5 Cycle Read latency)
logo
Cypress Semiconductor
CY7C1261V18 CYPRESS-CY7C1261V18 Datasheet
1Mb / 28P
   36-Mbit QDR??II SRAM 4-Word Burst Architecture (2.5 Cycle Read Latency)
CY7C1561V18 CYPRESS-CY7C1561V18 Datasheet
1Mb / 28P
   72-Mbit QDR??II SRAM 4-Word Burst Architecture (2.5 Cycle Read Latency)
More results




Cypress Semiconductor について


Cypress Semiconductorは、高性能デジタルおよびアナログ統合回路(ICS)の設計と製造を専門とするアメリカの企業です。
同社は1982年に設立され、米国カリフォルニア州サンノゼに本社を置いています。
Cypressは、マイクロコントローラー、メモリ製品、ワイヤレス接続ソリューション、その他のデジタルおよびアナログICを含む幅広い製品を提供しています。
同社の製品は、家電、自動車システム、産業システムなどのさまざまなアプリケーションで使用されています。
サイプレスは、埋め込まれたシステムの分野におけるシグナルとプログラム可能なシステムオンチップ(PSOC)テクノロジー、高品質の製品、イノベーションの専門知識で知られています。

*この情報はあくまでも一般的な情報であり、上記の情報によって生じたいかなる損失や損害についても責任を負うものではありません。




リンク URL



プライバシーポリシー
ALLDATASHEET.JP
ALLDATASHEETはお客様のビジネスに役立ちますか?  [ DONATE ] 

Alldatasheetは   |   広告   |   お問い合わせ   |   プライバシーポリシー   |   リンク交換   |   メーカーリスト
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com