| データシートサーチシステム |
|
HD6432351 データシート(PDF) 126 Page - Renesas Technology Corp |
|
|
|||||||||||||||||||||||||||||
HD6432351 データシート(HTML) 126 Page - Renesas Technology Corp |
|
126 / 1025 page ![]() Section 5 Interrupt Controller Rev. 3.00 Sep 15, 2006 page 92 of 988 REJ09B0330-0300 5.1.2 Block Diagram A block diagram of the interrupt controller is shown in figure 5.1. SYSCR NMI input IRQ input Internal interrupt request WOVI to TEI INTM1 INTM0 NMIEG NMI input unit IRQ input unit ISR ISCR IER IPR Interrupt controller Priority determination Interrupt request Vector number I, UI I2 to I0 CCR EXR CPU ISCR IER ISR IPR SYSCR : IRQ sense control register : IRQ enable register : IRQ status register : Interrupt priority register : System control register Legend: Figure 5.1 Block Diagram of Interrupt Controller |
|
リンク URL |
| ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | データシートへのリンク | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |