| データシートサーチシステム |
|
MPC885ZP80 データシート(PDF) 73 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
MPC885ZP80 データシート(HTML) 73 Page - Freescale Semiconductor, Inc |
|
73 / 92 page ![]() MPC885/MPC880 Hardware Specifications, Rev. 3 73 Freescale Semiconductor FEC Electrical Characteristics Table 35 provides information on the MII and RMII transmit signal timing. Figure 73 shows the MII transmit signal timing diagram. Figure 73. MII Transmit Signal Timing Diagram 15.3 MII Async Inputs Signal Timing (MII_CRS, MII_COL) Table 36 provides information on the MII async inputs signal timing. Table 35. MII Transmit Signal Timing Num Characteristic Min Max Unit M5 MII_TX_CLK to MII_TXD[3:0], MII_TX_EN, MII_TX_ER invalid 5 — ns M6 MII_TX_CLK to MII_TXD[3:0], MII_TX_EN, MII_TX_ER valid — 25 ns M20_R MII RMII_TXD[1:0], RMII_TX_EN to RMII_REFCLK setup 4 — ns M21_R MII RMII_TXD[1:0], RMII_TX_EN data hold from RMII_REFCLK rising edge 2— ns M7 MII_TX_CLK and RMII_REFCLK pulse width high 35% 65% MII_TX_CLK or RMII_REFCLK period M8 MII_TX_CLK and RMII_REFCLK pulse width low 35% 65% MII_TX_CLK or RMII_REFCLK period Table 36. MII Async Inputs Signal Timing Num Characteristic Min Max Unit M9 MII_CRS, MII_COL minimum pulse width 1.5 — MII_TX_CLK period M6 MII_TX_CLK (input) MII_TXD[3:0] (outputs) MII_TX_EN MII_TX_ER M5 M7 M8 RMII_REFCLK |
|
リンク URL |
| ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | データシートへのリンク | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |