 |
データシートサーチシステム |
|
|
データシートサーチシステム |
|
R5F572MNDDBD データシート(PDF) 91 Page - Renesas Technology Corp |
|
|
|||||||||||||||||||||||||||||
R5F572MNDDBD データシート(HTML) 91 Page - Renesas Technology Corp |
|
|
91 / 180 page  R01DS0332EJ0120 Rev.1.20 Page 91 of 180 Nov 15, 2023 RX72M Group 2. Electrical Characteristics 2.4.2 Clock Timing Figure 2.3 BCLK Pin and SDCLK Pin Output Timing Table 2.14 BCLK Pin Output, SDCLK Pin Output Clock Timing Conditions: VCC = AVCC0 = AVCC1 = VCC_USB = VBATT = 2.7 to 3.6 V, 2.7 V ≤ VREFH0 ≤ AVCC0, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0 V, Ta = Topr Item Symbol Min. Typ. Max. Unit Test Conditions BCLK pin output cycle time tBcyc 12.5 — — ns Figure 2.3 BCLK pin output high pulse width tCH 3.25 — — ns BCLK pin output low pulse width tCL 3.25 — — ns BCLK pin output rising time tCr —— 3 ns BCLK pin output falling time tCf —— 3 ns SDCLK pin output cycle time tBcyc 12.5 — — ns SDCLK pin output high pulse width tCH 3.25 — — ns SDCLK pin output low pulse width tCL 3.25 — — ns SDCLK pin output rising time tCr —— 3 ns SDCLK pin output falling time tCf —— 3 ns tCf tCH tBcyc, tSDcyc tCr tCL BCLK pin output, SDCLK pin output Test conditions: VOH = 0.7 × VCC, VOL = 0.3 × VCC, C = 30 pF |
|
リンク URL |
| ALLDATASHEETはお客様のビジネスに役立ちますか？ [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | データシートへのリンク | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
Japanese ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
