 |
データシートサーチシステム |
|
|
データシートサーチシステム |
|
RZ/T2M データシート(PDF) 93 Page - Renesas Technology Corp |
|
|
|||||||||||||||||||||||||||||
RZ/T2M データシート(HTML) 93 Page - Renesas Technology Corp |
|
|
93 / 127 page  Table 2.32 SCI timing (1 of 2) Parameter Symbol Min. Max. Unit Reference figure SCI (Asynchronous) Input clock cycle tScyc 4 — tPSCIcyc Figure 2.55 Input clock pulse width tSCKW 0.4 0.6 tScyc Input clock rise time tSCKr — 3 ns Input clock fall time tSCKf — 3 ns Output clock cycle tScyc 6 — tPSCIcyc Output clock pulse width tSCKW 0.4 0.6 tScyc Output clock rise time tSCKr — 3 ns Output clock fall time tSCKf — 3 ns SCI (Simple I2C, Standard mode) SDA input rise time tSr — 1000 ns Figure 2.56 SDA input fall time tSf — 300 ns SCL, SDA input spike pulse removal time tSP 0 2 × NFcyc*1 ns Data input setup time tSDAS 250 — ns Data input hold time tSDAH 0 — ns SCL, SDA capacitive load Cb — 400 pF SCI (Simple I2C, Fast mode) SDA input rise time tSr — 300 ns Figure 2.56 SDA input fall time tSf — 300 ns SCL, SDA input spike pulse removal time tSP 0 2 × NFcyc*1 ns Data input setup time tSDAS 100 — ns Data input hold time tSDAH 0 — ns SCL, SDA capacitive load Cb — 400 pF RZ/T2M Datasheet 2. Electrical Characteristics R01DS0383EJ0100 Rev.1.00 Mar 22, 2022 Page 93 of 127 |
|
リンク URL |
| ALLDATASHEETはお客様のビジネスに役立ちますか？ [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | データシートへのリンク | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
Japanese ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
