| データシートサーチシステム |
|
WM8599SEFT/V データシート(PDF) 10 Page - Wolfson Microelectronics plc |
|
|
|||||||||||||||||||||||||||||
WM8599SEFT/V データシート(HTML) 10 Page - Wolfson Microelectronics plc |
|
10 / 74 page ![]() WM8599 Product Preview w PP Rev 1.0 January 2007 10 MASTER CLOCK TIMING Figure 1 MCLK Timing Test Conditions AVDD1, DVDD = 3.3V, AVDD2 = 9V, AGND1, AGND2, DGND = 0V, TA = +25 OC PARAMETER SYMBOL MIN TYP MAX UNIT System Clock Timing Information MCLK System clock cycle time tMCLKY 27 120 ns MCLK Duty cycle 40:60 60:40 % MCLK Period Jitter 200 ps MCLK Rise/Fall times 10 ns Table 1 Master Clock Timing Requirements ADCMCLK/ DACMCLK t MCLKY |
|
リンク URL |
| ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | データシートへのリンク | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |