| データシートサーチシステム |
|
MPC5121E データシート(PDF) 67 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
MPC5121E データシート(HTML) 67 Page - Freescale Semiconductor, Inc |
|
67 / 86 page ![]() Electrical and Thermal Characteristics MPC5121E/MPC5123 Data Sheet, Rev. 1 Freescale Semiconductor 67 Figure 46. Timing Diagram – 8,16, 24, and 32-bit CODEC/I2S Slave Mode 3.3.20.2 AC97 Mode NOTE Output timing is specified at a nominal 50 pF load. Table 43. Timing Specifications – AC97 Mode Sym Description Min Typ Max Units SpecID 1 Bit Clock cycle time — 81.4 — ns A20.15 2 Clock pulse high time — 40.7 — ns A20.16 3 Clock pulse low time — 40.7 — ns A20.17 4 FrameSync valid after rising clock edge — — 13.0 ns A20.18 5 Output Data valid after rising clock edge — — 14.0 ns A20.19 6 Input Data setup time 1.0 — — ns A20.20 7 Input Data hold time 1.0 — — ns A20.21 BitClk 3 (CLKPOL=0) BitClk (CLKPOL=1) FrameSync (SyncPol = 1) TxD Output Input Input 4 5 Input FrameSync (SyncPol = 0) Input RxD Input 1 22 6 Preliminary |
|
リンク URL |
| ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | データシートへのリンク | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |